Fachgebiet Digitale Signalverarbeitung (DISI)

Vorlesung Digitale Signalverarbeitung: Algorithmen und Implementierung

Lehrgebiet

  • Bachelor bzw. Hauptstudium

Themenübersicht

Das Arbeitspferd der digitalen Signalverarbeitung ist der digitale Signalprozessor, dessen Hardwarestruktur mit separaten Daten-, Adress- und Programmbussen, separater Adress- und Datenarithmetik, Akkumulatorrechenwerk und zahlreichen Hochgeschwindigkeits- I/O-Ports speziell an die Anforderungen der digitalen Signalverarbeitung angepasst ist. In der Vorlesung werden zu Beginn spezielle Algorithmen der Digitalen Signalverarbeitung zusammen mit Assembler-Programmbeispielen und anschließend allgemeine Signalprozessorstrukturen vorgestellt. Am Beispiel von Motorola-DSP werden Digitale Signalprozessoren im Detail und als Bestandteile von Gesamtsystemen im Audiobereich unter Einbeziehung geeigneter Peripheriebausteine betrachtet.

Dozenten

Organisation

  • siehe «Termine»
  • Semester (Empfehlung): 6. Semester
  • Sprache: Deutsch
  • Vorlesungszeitraum: SS
  • zeitlicher Umfang: 2 SWS

Vorausgesetzte Veranstaltungen

  • DiSi

Inhaltliche Voraussetzungen

  • Grundkenntnisse der Systemtheorie zeitdiskreter Systeme

Qualifikationsziel

  • Kenntnis von DSP-Strukturen (Digitale Signalprozessoren), DSP-Familien
  • Vertiefte Kenntnisse in typischen Algorithmen der DSV Vertiefte Kenntnisse der Implementierung von DSV-Algorithmen, grundlegende Techniken in numerischer Mathematik

Vermittelte Inhalte

  • Typische DSP-Algorithmen: Signalverzögerungskette mit Abgriffen, FIR- und IIR-Filter, Mitteln im Zeit-bereich, adaptive Filter, digitale Sinusgeneratoren, FFT, Zufallszahlen, Funktionsapproximation mit Polynomen und Newton-Verfahren, Signalerzeugung mit Lookup-Tabelle und Interpolation, Cordic
  • DSP-Zahlenformate: ganze und reelle Zahlen mit ihren Zahlenbereichen, Festkommaarithmetik, einfache und doppelte Genauigkeit, Fließkommarithmetik, Genauig-keit und Dynamik, Überlauf-, Rundungs- und Abschneidekennlinien
  • Architektur typischer DSPs: DSP-Architekturen von Analog-Devices, Texas-Instruments und Motorola, modifizierte Harvardarchitektur, CISC-RISC-DSP, Befehls-Pipelining
  • Motorola DSP56300-Familie (Daten-ALU mit Registersatz, Wortdarstellungen, Saturationsarithmetik, konvergentes Runden, Skalierung, Adressierungsarten, Interruptverarbeitung, Befehlssatz, Entwicklungswerkzeuge
  • DSP-Systeme: Externer Speicher, Bustiming, Mixed Speed Expansion, Datenein- und ausgabe, Paralleler Hostport, Serieller Hostport, Audio-Schnittstellen
  • DSP-Algorithmen: DSP gerechte Implementierung der o.g. typischen DSP-Algorithmen

Studienleistungen

  • Mündliche Prüfung
  • ECTS Punkte: 3

Medienformen

  • Tafel
  • Folien

Literatur

  • Lapsley, P.; Bier, J.; Shoham, A.; Lee, E.A.: DSP Processor Fundamentals: Architectures and Features, IEEE Press; ISBN-13: 978-0780334052

Download

Sprachdateien Woche 1

Sprachdateien Woche 2

Sprachdateien Woche 3

Sprachdateien Woche 4

Sprachdateien Woche 5

Sprachdateien Woche 6

Sprachdateien Woche 7

Sprachdateien Woche 8

Sprachdateien Woche 9

Sprachdateien Woche 10

Sprachdateien Woche 11

Sprachdateien Woche 12

Sprachdateien Woche 13

Sprachdateien Woche 14

Vorlesungsunterlagen

Zum Herunterladen von Dateien benötigen Sie ihr RHRK Login und Passwort.

Zum Seitenanfang